摘要:本发明公开了一种半导体器件及其构建方法。在具有位于将要连接至再布线层布线的凸点下方的最上层布线的半导体器件中,形成最上层布线,使得覆盖最上层布线的保护膜的表面在凸点下方没有凹凸。 | |
Abstract: In a semiconductor device having an uppermost layer wiring beneath a bump to be connected to a rewiring layer wiring, the uppermost layer wiring is formed so that the surface of a protection film covered with the uppermost layer wiring has no unevenness beneath the bump. | |
申请人: 松下电器产业株式会社 | |
Applicant: MATSUSHITA ELECTRIC IND CO LTD[JP] | |
地址: 日本大阪府 | |
发明(设计)人: 伊势田泰永 金泽秀树 | |
Inventor: HIDEKI ISEDA YASUNAGA KANAZAWA[JP] | |
主分类号: H01L21/52 | |
分类号: H01L21/52 H01L21/768 H01L21/28 H01L21/60 | |
2015-12-02 | 专利权的转移IPC(主分类):H01L 21/52登记生效日:20151113变更事项:专利权人变更前权利人:松下电器产业株式会社变更后权利人:株式会社索思未来变更事项:地址变更前权利人:日本大阪府变更后权利人:日本神奈川县 |
2007-01-17 | 授权 |
2004-10-27 | |
2004-08-25 | 公开 |
主权项 | 1.一种半导体器件,包括: 最上层布线,形成在半导体衬底上; 再布线层,其形成来通过一保护膜与所述最上层布线连接;以及 连接至所述再布线层的凸点, 其中所述半导体器件具有至少一个最上层元件布线结构,其位于所述 凸点下面,并具有其面积大于所述凸点与所述再布线层之间的连接面积的 该最上层布线。 | ||||||||||||||||||
公开号 | 1523652A | ||||||||||||||||||
公开日 | 2004-08-25 | ||||||||||||||||||
专利代理机构 | 北京市柳沈律师事务所 | ||||||||||||||||||
代理人 | 李晓舒 魏晓刚 | ||||||||||||||||||
颁证日 | |||||||||||||||||||
优先权 | 2003.1.22 JP 013923/2003
|
||||||||||||||||||
国际申请 | |||||||||||||||||||
国际公布 | |||||||||||||||||||
进入国家日期 |
类型 | 阶段 | 文献号 | 公开日期 | 涉及权利要求项 | 相关页数 |
类型 | 阶段 | 期刊文摘名称 | 作者 | 标题 | 涉及权利要求项 | 相关页数 |
类型 | 阶段 | 书名 | 作者 | 标题 | 涉及权利要求项 | 相关页数 |