搜索 分析 新世界 法规 图书 网址导航 更多
高级用户登录 | 登录 | |

综合业务数字网交换机单板同步交换器
无权-未缴年费

申请号:98119375.7 申请日:1998-09-25
摘要:本发明涉及一种综合业务数字网交换机单板同步交换器,该同步交换器包括计算机系统、控制与话音存储器、高速复用/低速插入电路、高速复用电路、高速分路/低速提取电路、高速分路电路、计数地址/输入帧同步信号产生电路、时钟倍频/驱动电路、输入线路接口、输出线路接口等部分。本同步器与同等规模的交换部件相比,体积缩小到1/4~1/6,功耗下降到1/5,成本降低到1/4~1/8,特别适合中、大容量ISDN交换机。
申请人: 潍坊华光科技股份有限公司 清华大学
地址: 261041山东省潍坊市东风东街272号
发明(设计)人: 刘斌
主分类号: H04Q11/04
分类号: H04Q11/04
  • 法律状态
2006-11-22  
2002-04-03  授权
1999-08-25  公开
1999-07-28  
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
  • 其他信息
主权项  1、一种综合业务数字网交换机单板同步交换器,其特征在于该同步交换器 由以下部分组成: [1]计算机系统及主/备用控制逻辑,该部分中包括: (1)32位单片计算机CPU, (2)用于存放数据的静态存储器SRAM, (3)用于存放程序的可擦写只读存储器EPROM和E2PROM, (4)用于存放数据的动态存储器DRAM, (5)串行通信控制接口, (6)以太网(Ethernet)通信控制接口, (7)片选与主/备用控制逻辑, (8)控制交换网络接口; [2]16K×16K控制与话音存储器交换矩阵,该部分中包括: (9)由双端口存储器组成的控制存储器CM1~CM4, (10)高速的十六位同步锁存器组成的CM与SM之间的地址锁存电路 L1~L4, (11)CM与电址锁存电路之间的2-4译码器电路Y1~Y4, (12)十六片由双端口存储器组成的话音存储器矩阵SM11,SM12,…… SM44; [3]高速复用/低速插入电路,该部分包括: (13)两组、每组8条32Mb/sPCM?HW串一并转换且复用成8位并行数据 的单元电路, (14)插入2Mb/s信号到一条32Mb/s?PCM?HW上的电路, (15)计算机控制接口电路, (16)自环测试数据产生电路, (17)同步控制信号产生电路; [4]高速复用电路,该部分包括: (18)两组、每组8条32Mb/s?PCM?HW串一并转换且复用成8位并行数据 的单元电路, (19)计算机控制接口电路, (20)自环测试数据产生电路, (21)同步控制信号产生电路; [5]高速分路/低速提取电路,该部分包括: (22)两组、每组8位并行时隙数据转化为8条32Mb/s的串行PCM?HW 数据的分路及并一串转换单元电路, (23)从一条32Mb/s?PCM?HW上提取1-10条2Mb/s信号的电路, (24)测试电路, (25)计算机控制与测试接口电路, (26)时钟与同步信号控制电路, (27)32Mb/s输出PCM?HW帧同步脉冲产生电路, (28)2Mb/s输出信令链路的帧同步脉冲产生电路; [6]高速分路电路,该部分包括: (29)两组、每组8位并行时隙数据转化为8条32Mb/s的串行PCM?HW 数据的分路及并一串转换单元电路, (30)测试电路, (31)计算机控制与测试接口电路, (32)时钟与同步信号控制电路; [7]计数地址/输入帧同步信号产生电路,该部分中包括: (33)计数地址产生电路, (34)相对于输入PCM?HW的8KHZ帧同步信号产生电路, (35)相对于插入2Mb/s信号的8KHZ帧同步信号是2MNFS; [8.]时钟倍频/驱动电路,该部分包括: (36)高准确度时钟倍频锁相环电路U43,及其周围元器件R91、R93,C16、 C20、C17、C18、C19和CT1,以及F1、F2,D9、D10。 (37)高速时钟信号驱动电路U44; [9]输入线路接口,该部分包括: (38)用于1~10条2Mb/s插入信号的驱动芯片电路U169, (39)用于两组输入串行PCMHW的信号驱动芯片电路U102, (40)同信号驱动芯片电路U101; [10]输出线路接口,该部分包括: (41)用于1~10条2Mb/s提取信号的驱动芯片电路U149, (42)用于两组输出串行PCM?HW的信号驱动芯片电路U145, (43)信号驱动芯片电路U146。
公开号  1226796
公开日  1999-08-25
专利代理机构  清华大学专利事务所
代理人  罗文群
颁证日  
优先权  
国际申请  
国际公布  
进入国家日期