搜索 分析 新世界 法规 图书 网址导航 更多
高级用户登录 | 登录 | |

用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法
审中-实审

申请号:201610301877.3 申请日:2016-05-09
摘要:本发明提供一种用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法,所述绝缘体上硅衬底,包括:底层硅;绝缘层,结合于所述底层硅表面,所述绝缘层的下部于对应于制备射频器件的位置具有直至所述底层硅的凹槽,且所述凹槽内的底层硅中具有与不同射频器件所需深度对应的空槽;顶层硅,结合于所述绝缘层表面。本发明基于图形化的绝缘体上硅衬底,对于容易受到低阻衬底影响的射频器件,将其下方的氧化层以及硅衬底进行适当掏空,从而改善了射频器件性能。该衬底材料同时适于制备高性能CMOS器件,从而可将传统CMOS电路与射频电路共集成在该衬底上。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
申请人: 中国科学院上海微系统与信息技术研究所
地址: 200050 上海市长宁区长宁路865号
发明(设计)人: 俞文杰 费璐 刘强 刘畅 文娇 王翼泽 王曦
主分类号: H01L27/12(2006.01)I
分类号: H01L27/12(2006.01)I H01L21/84(2006.01)I
  • 法律状态
2016-08-24  实质审查的生效IPC(主分类):H01L 27/12申请日:20160509
2016-07-27  公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
  • 其他信息
主权项  一种用于射频与CMOS电路共集成的绝缘体上硅衬底的制备方法,其特征在于,所述制备方法包步骤:步骤1),提供第一硅衬底,于所述第一硅衬底表面形成第一绝缘层;步骤2),基于所述第一绝缘层对所述第一硅衬底进行剥离离子注入,于所述硅衬底中定义剥离界面;步骤3),提供第二硅衬底,于所述第二硅衬底表面形成第二绝缘层;步骤4),于所述第二绝缘层表面形成掩膜层,并于对应于制备射频器件的位置形成刻蚀窗口;步骤5),基于刻蚀窗口刻蚀所述第二绝缘层,形成贯穿至所述第二硅衬底的凹槽;步骤6),根据不同射频器件所需刻蚀深度,进一步在凹槽内第二硅衬底中刻蚀出对应深度的空槽;步骤7),键合所述第一绝缘层及所述第二绝缘层;步骤8),进行退火工艺使所述第一硅衬底从剥离界面处剥离,与所述第一绝缘层结合的部分作为绝缘体上硅衬底的硅顶层。
公开号  105810694A
公开日  2016-07-27
专利代理机构  上海光华专利事务所 31219
代理人  罗泳文
颁证日  
优先权  
国际申请  
国际公布  
进入国家日期