搜索 分析 新世界 法规 图书 网址导航 更多
高级用户登录 | 登录 | |

一种工频过电流判断保护装置
有权

申请号:201520910327.2 申请日:2015-11-16
摘要:本实用新型公开一种工频过电流判断保护装置,本实用新型利用时间启动模块、时间截止模块和时间查询方式的时间数据应用模块构成新型过电流保护装置,能根据对被测正弦电流采样获取的时间t快速进行判断、从而得知过电流的大小并实施多时段的精确的时间延迟控制,特别是当一个被测的过电流超过整定值的10倍以上时其判断及保护信号输出的时间仅需不到1ms,可有效的消除电流保护死区,在供电线路短、级数多、电流保护级差拉不开、保护选择性难以保证的场合有效使用,其应用灵活、调整简单、保护可靠,多延迟、精度高。
申请人: 林纪秋 林琳
地址: 351100 福建省莆田市涵江区保尾白圹街125弄5幢103室
发明(设计)人: 林纪秋 林琳
主分类号: H02H3/00(2006.01)I
分类号: H02H3/00(2006.01)I H02H3/08(2006.01)I
  • 法律状态
2016-06-29  授权
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
  • 其他信息
主权项  一种工频过电流判断保护装置,其特征在于:其包括一个前置的电压跟随器;一个正弦电流波形过零时产生时间计数启动脉冲的时间启动模块,其输出时间启动脉冲;一个正弦电流波形到达电流整定值Izd时产生时间截获脉冲的时间截获模块,其输出时间截获脉冲;以及一个受时间启动脉冲和时间截获脉冲控制的、用来获取被测正弦电流波形过零后到达电流整定值时的采样时间t值并把该采样时间t值同与该模块连接的存储器中已存入的内容数据进行过电流的快速判断及多时段延迟操作的时间数据应用模块;该工频过电流判断保护装置的输入信号连接前置的电压跟随器的同相输入端,前置的电压跟随器的输出端分别连接时间启动模块和时间截获模块,时间启动模块的输出端连接时间数据应用模块,时间截获模块的输出端连接时间数据应用模块;其中,前置的电压跟随器是由一个单运放构成的;存储器采用电擦除可编程只读存储器EEPROM;时间启动模块包括第一、第二、第三和第四电路单元;第三电路单元是一个零点电压调整电路单元,它有两个零点电压输出端;时间截获模块包括第五、第六、第七和第八电路单元;第七电路单元是一个绝对值相等的正、负整定电压值同时调整的电压输出电路单元,它有一个正整定电压输出端和一个负整定电压输出端;时间启动模块中的第一、第二电路单元和时间截获模块中的第五、第六电路单元是四个元件参数及连接方法完全一样的电路单元,都是由运算放大器构成具有开环增益的电压比较电路并后接TTL电平转换接口电路的电路单元;时间启动模块中,第三电路单元的一个零点电压输出端通过电阻和第一电路单元中的电压比较器的反相输入端相连接,另一个零点电压输出端通过电阻和第二电路单元中的电压比较器的同相输入端相连接;时间截获模块中,第七电路单元的正整定电压输出端通过电阻和第五电路单元的电压比较器的反相输入端相连接,负整定电压输出端通过电阻和第六电路单元的电压比较器的同相输入端相连接;前置电压跟随器的输出端分别通过电阻和第一电路单元中的电压比较器的同相输入端、第二电路单元中的电压比较器的反相输入端、第五电路单元的电压比较器的同相输入端和第六电路单元的电压比较器的反相输入端相连接;当被测正弦电流波形幅值高于电流整定值时第一、二、五、六电路单元输出的都是高电平矩形波脉冲;当被测正弦电流波形幅值低于电流整定值时第五、六电路单元没有输出;第一电路单元和第二电路单元输出的高电平矩形波脉冲分别和第四电路单元的两个输入端相连接,第四电路单元的两个输入端分别对输入的两个高电平矩形波脉冲微分、分别通过二极管输入到一个电压比较器进行调整后从该比较器的输出端输出、?经耦合到反相器输出,该反相器的输出端是第四电路单元的输出端、也是时间启动模块的输出端,其输出的是时间宽度为us级别的尖、窄的低电平脉冲、即时间启动脉冲,每周波两个;当被测正弦电流波形幅值高于电流整定值时,第五和第六电路单元输出的高电平矩形波脉冲分别输入到第八电路单元、即一个或门电路的两个输入端,其或门输出端即是时间截获模块的输出端,其输出高电平矩形波脉冲、即时间截获脉冲,在稳态电流下每周波两个;一个时间数据应用模块,包括时间查询方式的时间数据应用模块,当时间数据应用模块中连接的是采用时间查询方式存取的存储器时,即是时间查询方式的时间数据应用模块,所述时间查询方式的时间数据应用模块用于处理采用时间查询方式存取的存储器的情况,时间查询方式的时间数据应用模块包括第九、第十、第十一、第十二、第十三、第十四和第十五电路单元;第九电路单元是10MHZ脉冲产生及十分频电路,其输出的1MHZ脉冲输入到第十电路单元四个计数器的CP端;第十电路单元是四个四位二进制同步计数器依次连接成的时间脉冲计数电路,其四个计数器共16个数据输出端和第十一电路单元的16个数据输入端一一对应相连接,其输出的是一个由零开始的、依次递增1us的16位的二进制数;第十一电路单元是四个以并入?并出方式工作的4位双向移位寄存器依次连接成的时间数据暂存电路,四个寄存器的CP端和时间截获模块的输出端相连接,四个寄存器共16个数据输出端和第十二电路单元的16个数据输入端一一对应相连接;第十二电路单元也是四个以并入?并出方式工作的4位双向移位寄存器依次连接成的时间数据保持电路,四个寄存器的端和第一消抖动开关的输出端相连接,四个寄存器的CP端和第一或门的输出端相连接,四个寄存器的16个数据输出端中的前十三个输出端和第十三电路单元的13条地址线端脚一一对应相连接,余下的高三位数据输出端弃之不用;第十三电路单元是一个设置成只读工作方式的存储器,其存储单元中已按时间查询方式存入N+1个显示代码,显示代码输出时占用存储器的自高位I/O7起、依次为I/O6、I/O5……I/On的N条口线,占用的每条口线的输出分成两路,一路连接第十四电路单元中对应的一个反相器,另一路连接第十五电路单元中对应的时间延迟计数器的端;第十四电路单元是显示电路,由N个反相器分别串联N个LED灯,每一个LED灯分别串联一个限流电阻并把限流电阻的另一端与+5V电源相连接;第十五电路单元由N段的时间延迟计数器组成,每段时间延迟计数器使用一个或一个以上的四位二进制同步计数器,各段所有同步计数器的CP端均与第二截获脉冲延迟器的输出端相连接,每一段同步计数器的端都对应连接第十三电路单元中的一条I/O口线,N条口线中的最高位I/O7输出高电平时表示过电流倍数最大,所需延迟时间最少,其I/O7连接第一段仅有一个计数器的时间延迟计数器的端,I/O6……I/On输出高电平时表示过电流的倍数、延迟时间依次递减,其相应?的口线分别连接第二段……第N段时间延迟计数器的端;预定时间延迟脉冲个数值、简称预定个数值的设置是通过开关与四位二进制同步计数器的数据输出端Q0、Q1、Q2、Q3中的一个端口相连接、把达到预定个数值时端口输出的信号传送到后续电路完成预定时间延迟动作,其四个端口之间为1?2?4?8的计数关系,在两个及以上的计数器的数据输出端口设置连接开关,则应在其相连接的最后一个计数器的数据输出端口上设置,设置的n1、n2……nn分别为一段、二段……N段的预定个数值,每段时间延迟计数器中连接的同步计数器个数根据需要增减,设置的预定个数值n=16P?1×k,其中,P是相连接的同步计数器的个数,P为正整数,k是开关与四个数据输出端口中的某一个连接时的系数,开关分别与Q0、Q1、Q2、Q3连接时k的系数分别是1、2、4、8,预定的延迟时间ms=16P?1×k×1/2周波的时间-1/4周波的时间,其中,第一个延迟脉冲的延迟时间为1/4周波的时间,从第二个脉冲起的延迟时间都为1/2周波的时间,电路单元中编号分别为K1、K2……Kn的N个开关,每一个开关的一端与一个数据输出端连接,另一端与一个反相器输入端及一个电阻的一端相连接,电阻另一端连接数字地,反相器输出端和一个8输入与非门的一个输入端相连接,与非门剩余的输入端按照技术规定处理,8输入与非门的输出端经过反相器、该反相器作为第十五电路单元的输出端和第二S?R锁存器的端相连接;当N>8时,第十三电路单元中需要扩展一片存储器,第十四电路单元中配置的LED灯需要增加到N个,第十五电路单元中配置的时间延迟计数器也要增加到N段;所述时间查询方式的时间数据应用模块还包括第一S?R锁存器,第二S?R锁存器,第一截获脉冲延迟器,第二截获脉冲延迟器,第一与门,第二与门,第三与门,第一消抖动开关,第一反相器,第一或门;第一S?R锁存器的端与时间启动模块的输出端相连接,端与第三与门的输出端相连接,Q端与第十电路单元中的四个计数器的第十一电路单元中的四个寄存器的相连接;第二S?R锁存器的端与第十五电路单元的输出端相连接,端与第一消抖动开关的输出端相连接,Q端通过光电隔离固体继电器控制受控设备;第一截获脉冲延迟器的输入端和时间截获模块的输出端相连接,其输出分成两路,一路输入到第二截获脉冲延迟器的输入端,另一路和第一或门的一个输入端相连接,第一截获脉冲延迟器输出的是时间保持脉冲;第二截获脉冲延迟器的输入端与第一截获脉冲延迟器的输出端相连接,其输出端均与第十五电路单元所有的同步计数器的CP端相连接;第二截获脉冲延迟器输出的是供给时间延迟计数用的时间延迟脉冲;第一与门的一个输入端与第十电路单元输出的16位二进制数中的第11位相连接,另一个输入端与16位二进制数中的第13位相连接,第一与门输出的是后备归零脉冲,其输出分成两路,一路输入到第二与门的一个输入端,另一路输入到第一或门的另一个输入端;第二与门的一个输入端和第一与门的输出端相连接,另一个输入端和第十电路单元输出的16位二进制数中的第8位相连接,第二与门的输出端与第一反相器的输入端相连接,第二与门输出的是复归脉冲;第三与门的一个输入端和第一反相器输出端相连接,另一个输入端和第一消抖动开关的输出端相连接,第三与门输出端和第一S?R锁存器端相连接;第一消抖动开关输出分成两路,一路输入到第三与门的另一个输入端,另一路和第十二电路单元中四个寄存器的端及第二S?R锁存器端相连接;第一反相器输入端和第二与门输出端相连接,其输出端和第三与门的一个输入端相连接;第一或门的一个输入端和第一截获脉冲延迟器的输出端相连接,另一个输入端和第一与门的输出端相连接,或门的输出端和第十二电路单元中四个寄存器的CP端相连接。
公开号  205355772U
公开日  2016-06-29
专利代理机构  福州君诚知识产权代理有限公司 35211
代理人  戴雨君
颁证日  
优先权  
国际申请  
国际公布  
进入国家日期