搜索 分析 新世界 法规 图书 网址导航 更多
高级用户登录 | 登录 | |

一种应用于嵌入式系统的BCH编码装置及其控制方法
审中-实审

申请号:201510729937.7 申请日:2015-11-02
摘要:本发明特别涉及一种应用于嵌入式系统的BCH编码装置及其控制方法。该应用于嵌入式系统的BCH编码装置,由AVALON从端口,内部寄存器组,状态机,双口RAM和BCH编码电路模块组成,可以匹配目前流行的嵌入式系统的32位总线,32位并行的完成BCH(4200,4096,8)编码,无需CPU干预。该应用于嵌入式系统的BCH编码装置及其控制方法,只需简单写入数据和指令,后续操作均由状态机执行,无需CPU参与,有效的提高了BCH的计算速率,并且采用32位线宽,采用BCH(4200,4096,8)的码字,有效的匹配了总线的宽度,并且接口设计符合总线规范,可以方便的移植到嵌入式系统中,大大减少开发周期,具有广阔的应用前景。
申请人: 浪潮集团有限公司
地址: 250101 山东省济南市高新区浪潮路1036号
发明(设计)人: 滕达 郑亮 毕研山
主分类号: H03M13/15(2006.01)I
分类号: H03M13/15(2006.01)I
  • 法律状态
2016-02-24  实质审查的生效IPC(主分类):H03M 13/15申请日:20151102
2016-01-27  公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
  • 其他信息
主权项  一种应用于嵌入式系统的BCH编码装置,其特征在于:由Avalon从端口,内部寄存器组,状态机,双端口RAM和BCH编码电路模块组成,所述Avalon从端口通过标准接口分别连接到与所述内部寄存器组以及双端口RAM,所述状态机分别与所述内部寄存器组和BCH编码电路模块相连接,所述BCH编码电路还连接到与双端口RAM;同时,所述Avalon从端口还连接到Avalon总线,Nios?Ⅱ处理器通过Avalon总线连接到Avalon从端口,片上RAM作为Nios?II处理器的程序存储空间也连接到Avalon总线。
公开号  105281786A
公开日  2016-01-27
专利代理机构  济南信达专利事务所有限公司 37100
代理人  姜明
颁证日  
优先权  
国际申请  
国际公布  
进入国家日期