搜索 分析 新世界 法规 图书 网址导航 更多
高级用户登录 | 登录 | |

一种多芯片封装结构以及制备此多芯片封装的方法
审中-实审

申请号:201410256828.3 申请日:2014-06-11
摘要:本发明公开了一种多芯片封装结构以及制备此多芯片封装的方法。此多芯片封装包括多芯片叠层,其包括多个位于多个芯片层中的多个芯片。每一个芯片叠层包括二个或更多芯片。每一个芯片位于芯片叠层中至少另外一个芯片的垂直投影中,并配制于各自的芯片层中。每一个芯片叠层也包括水平导线,延伸至芯片叠层外围的周边区域。特定芯片层中的芯片电性连接至配置于特定芯片层中的水平导线。每一个芯片叠层还包括垂直导线,位于周边区域中,且电性连接至位于至少两芯片层中的水平导线。此多芯片封装还包括控制芯片,电性连接至芯片叠层中的至少一芯片。
申请人: 旺宏电子股份有限公司
地址: 中国台湾新竹科学工业园区力行路16号
发明(设计)人: 陈士弘
主分类号: H01L23/538(2006.01)I
分类号: H01L23/538(2006.01)I H01L25/065(2006.01)I H01L21/768(2006.01)I
  • 法律状态
2016-02-24  实质审查的生效IPC(主分类):H01L 23/538申请日:20140611
2016-01-27  公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
  • 其他信息
主权项  一种装置,包括:一多芯片封装,包括多个芯片配置于多个芯片叠层中,这些芯片叠层各包括:二或更多的这些芯片,这些芯片各位于该芯片叠层中至少另一个芯片的一垂直投影(vertical?projection)之中,且这些芯片各配置于这些芯片层其中之一中;一或更多的水平导线,延伸至这些芯片叠层外围的多个周围区域中,位于一特定芯片层的这些芯片被电性链接至配置于该特定芯片层中的这些水平导线;以及一或更多的垂直导线,位于这些周围区域,且电性连接至位于这些芯片层至少二者之中的一或更多的这些水平导线;以及一控制器,电性连接至位于该多个芯片叠层中的这些芯片的至少一者。
公开号  105280615A
公开日  2016-01-27
专利代理机构  中科专利商标代理有限责任公司 11021
代理人  任岩
颁证日  
优先权  
国际申请  
国际公布  
进入国家日期