搜索 分析 新世界 法规 图书 网址导航 更多
高级用户登录 | 登录 | |

检查芯片设计中输入输出元件是否有连线错误的装置和方法
无权-视为撤回

申请号:201210156765.5 申请日:2012-05-18
摘要:一种检查一芯片设计中输入输出元件是否有连线错误的装置和方法,其中该芯片设计包含有多个输入输出元件及多个电路区块,该方法包含下列步骤:依据一输入输出元件的一属性所对应的一检查项目来检查该输入输出元件与一区块元件的连线,以产生一检查结果;并依据该检查结果以判断该多个输入输出元件是否有连线错误的情形。
申请人: 瑞昱半导体股份有限公司
地址: 中国台湾新竹市
发明(设计)人: 余美俪 罗幼岚 高淑怡
主分类号: G06F17/50(2006.01)I
分类号: G06F17/50(2006.01)I
  • 法律状态
2017-04-19  发明专利申请公布后的视为撤回 IPC(主分类):G06F 17/50申请公布日:20131204
2013-12-25  实质审查的生效IPC(主分类):G06F 17/50申请日:20120518
2013-12-04  公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
  • 其他信息
主权项  一种检查一芯片设计中输入输出元件是否有连线错误的装置,该芯片设计包含有多个输入输出元件及多个电路区块,该装置具有:检查模块,依据一输入输出元件的一属性所对应的一检查项目来检查该输入输出元件与一区块元件的连线,以产生一检查结果;以及判断模块,依据该检查结果来判断该输入输出元件是否有连线错误。
公开号  103425807A
公开日  2013-12-04
专利代理机构  隆天国际知识产权代理有限公司 72003
代理人  张龙哺 冯志云
颁证日  
优先权  
国际申请  
国际公布  
进入国家日期