搜索 分析 新世界 法规 图书 网址导航 更多
高级用户登录 | 登录 | |

一种具有并行结构的大规模数字电路最大功耗估计方法
有权
阅读授权文献

申请号:03125126.9 申请日:2003-05-21
摘要:本发明涉及大规模集成电路,特别是涉及集成电路中具有并行结构的大规模数字电路最大功耗的快速估计方法。其步骤为:第一步电路RTL(寄存器传输级)网表的处理;第二步电路门级网表的处理;第三步确定第一步和第二步电路的对应关系,判断电路是否适合精简;第四步建立新的输入序列;第五步对输入向量序列进行最大功耗模拟。本发明可用于大规模集成电路的功耗估计,对电路设计提供重要的指导意义。
申请人: 中国科学院计算技术研究所
地址: 100080北京市中关村科学院南路6号
发明(设计)人: 徐勇军 李晓维
主分类号: H01L21/82
分类号: H01L21/82 G06F17/50
  • 法律状态
2005-07-06  授权
2003-12-31  
2003-10-22  公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
  • 其他信息
主权项  1.一种并行结构的大规模数字电路最大功耗估计方法,包括以下步 骤: 第1步(S1),对电路的RTL网表文件进行处理,找出存在于电路 中所有并行数据线,并将所有输入端口进行排序,建立一个名字列表, 获得并行数据线的位置; 第2步(S2),对不同格式的电路门级网表文件进行处理,首先找出 电路输入端口的位置,建立输入端口的名字列表,按照网表中电路的拓 扑结构对电路进行分级处理,以加速最大功耗模拟; 第3步(S3),确定第1步和第2步中电路的对应关系,保证两个文 件所描述的是同一个电路,并且保证两个文件输入端口顺序是一一对应 的,还需要对电路功能以及网表进行一定的验证,以确定其对应关系, 再根据相关判据判断该电路是否适合做搜索空间压缩; 第4步(S4),将第1步中的并行总线进行精简处理,在新的较小的 向量空间上产生输入向量序列; 第5步(S5),在第4步基础上,进行最大功耗模拟; 第6步(S6),利用第5步得到的电路最大功耗进行适当的优化。
公开号  1450627
公开日  2003-10-22
专利代理机构  中科专利商标代理有限责任公司
代理人  周国城
颁证日  
优先权  
国际申请  
国际公布  
进入国家日期