搜索 分析 新世界 法规 图书 网址导航 更多
高级用户登录 | 登录 | |

低速率装置与高速率装置间的同步介面电路
无权-届满
权利转移

申请号:02252041.4 申请日:2002-08-30
摘要:本实用新型主要为解决高速率装置与低速率装置因执行速率不同,而无法使高速率装置与低速率装置对资料传输做同一判断,而提供一种低速率装置与高速率装置间的同步介面电路,其主要是在高速率装置与低速率装置间设一同步介面电路,当高速率装置与低速率装置执行读写资料而来不及同步执行时,即由晶片选择信号装置先行输出一等待信号给低速率装置,此时,读写讯号则经由一反向输出器连接至一同步处理单元内的延迟计数器组,用延迟累积计算方法使读写讯号能通过比较逻辑闸输出一控制讯号,使其讯号主控权一直由延迟计数器组控制;当延迟累积计算累积至导通时,则主控权就交还给低速率装置,使其能完成一个完整讯号,进而达到同步执行的功能。
申请人: 阳庆电子股份有限公司
地址: 台湾省桃园县中坜市********(隐藏)
发明(设计)人: 高宪均
主分类号: G06F13/42
分类号: G06F13/42
  • 法律状态
2012-10-10  专利权有效期届满IPC(主分类):G06F 13/42申请日:20020830授权公告日:20030820期满终止日期:20120830
2006-03-01  <变更事项>专利权人<变更前权利人>阳庆电子股份有限公司<变更后权利人>友劲科技股份有限公司<登记生效日>2006.01.20
2006-03-01  <变更事项>地址<变更前权利人>台湾省桃园县中坜市中坜工业区东园路13号<变更后权利人>台湾台北县汐止市中兴路22号6楼<登记生效日>2006.01.20
2003-08-20  授权
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
  • 其他信息
主权项  1.一种低速率装置与高速率装置间的同步介面电路,其架设于高速率装置 与低速率装置的间,所述同步介面电路包括有:延迟计数器组、反向输出器、读写 讯号撷取器、及多个比较逻辑闸,其特征在于: 读写讯号撷取器,其输入端与高速率装置的读或写讯号端连接,而输出端则与 反向输出器连接; 反向输出器,其输入端分别连接于读写讯号撷取器的读输出端及写输出端,而 输出端则与延迟计数器组的输入端连接,其提供一脉冲状态给延迟计数器组,以决 定延迟计数器组需给予多少个时序脉冲; 延迟计数器组包括:一个或一个以上相互串接的延迟计数器,并且每一延迟计 数器的输出端,应连接至下一个延迟计数器的输入端,且最末的延迟计数器的输出 端则接至第一比较逻辑闸的输入端,其中将输入的讯号以延迟累积进位做运算,再 以累进延迟作为该讯号所需的基准点,而给予比较逻辑闸作为一开始比较讯号;而 最初的延迟计数器的输入端则与反向输出器的输出端连接,且延迟计数器及每一级 的延迟计数器上的时序脉冲端皆分别与高速率装置的时序脉冲端相互连接,使该延 迟计数器可通过其连接点触发CPU上的时序脉冲端,以使反向输器的输出端提供一 反向同步脉冲状态; 多个比较逻辑闸,其中第一比较逻辑闸的一输入端与高速率装置内的晶片选择 器作连接,以判断资料是否开始定址传输,另一输入端则与延迟计数器的输出端 连结,而可接收延迟计数器组所产生的讯号,再者,第一比较逻辑闸的输出端架设 于下一级比较逻辑闸的输入端,其中下一级比较逻辑闸的另一端输入端系与CARD 的等待讯号端连接,而比较逻辑闸的输出端则与CPU的等待讯号端连接。
公开号  2567678Y
公开日  2003-08-20
专利代理机构  中科专利商标代理有限责任公司
代理人  朱黎光
颁证日  
优先权  
国际申请  
国际公布  
进入国家日期